最近两年不管是AI GPU、服务器CPU，还是国产高端算力芯片，大家都在反复提及Chiplet 芯粒方案，很多人疑惑，好好的单颗大芯片不用，为什么行业集体转向拆分芯粒？背后本质是制程成本、良率、算力需求多重因素共同推动，再搭配先进封装技术成熟落地，才让芯粒架构迎来全面爆发。
Chiplet的结构
早些年行业主流思路，是把计算、缓存、IO、存储控制器等所有功能全部集成在一块完整大芯片里。这套方案放在7nm、5nm先进制程下，弊端被无限放大，芯片面积越大，整片晶圆出现瑕疵的概率越高，只要一小块区域存在缺陷，整颗芯片直接报废，晶圆良率持续走低，生产成本大幅飙升。同时不同功能模块对工艺要求不一样，计算核心需要 5nm、3nm 高精度制程，存储、IO 模块用成熟12nm、14nm就能满足需求，全部塞进同一颗芯片，等于用昂贵先进制程制作低要求模块，造成严重成本浪费。
Chiplet芯粒的核心思路，就是化整为零。把一颗超大芯片拆分成多颗独立小芯粒，不同功能模块分开流片，计算芯粒选用高端先进制程，存储、IO、供电芯粒采用成熟低成本工艺，分开生产之后，再通过2.5D、3D 先进封装整合为一套完整芯片系统。拆分之后最直观的变化就是良率提升，小尺寸裸片出现缺陷的概率大幅下降，有效降低晶圆制造成本；设计层面也更加灵活，厂商可以根据产品定位自由搭配不同芯粒，不用每次研发新品都重新设计完整大芯片，缩短新品迭代周期。
Chiplet的剖面和平面示意
当然，芯粒架构能够落地，完全离不开先进封装技术的支撑。拆分后的多颗芯粒之间，需要海量高密度线路实现高速数据互通，传统普通封装基板布线精度、互联密度完全达不到标准。只有搭载硅中介层的2.5D封装、带TSV通孔的3D堆叠技术，才能实现芯粒之间低延迟、高带宽互联，打通整套系统的数据传输通道，这也是芯粒和先进封装绑定发展的核心原因。
放到当下火热的AI赛道，Chiplet的价值进一步放大。AI 芯片需要搭配大容量HBM内存，海量并行计算单元，采用芯粒架构可以灵活扩展计算芯粒数量，按需搭配存储芯粒，不用反复重新流片整块大芯片。像AMD高端处理器、英特尔大算力GPU，以及多款国产AI加速芯片，都已经落地芯粒方案，充分验证这套架构的可行性。
从行业长期发展来看，摩尔定律放缓，单纯依靠制程微缩的红利基本见底，异构集成成为行业确定趋势。Chiplet芯粒架构平衡了成本、良率、设计灵活性，再叠加2.5D、3D先进封装技术，完美适配AI、超算等高算力场景，这也是短短几年内芯粒迅速走红、成为行业标配方案的根本原因。未来随着封装工艺持续迭代，芯粒架构还会进一步渗透消费级、车载高端芯片市场。