论文《Atomic layer deposition of Ru/rutile Al-TiO2/Ru layer stacks for high-performance silicon capacitors》由韩国三方产学研团队联合完成，六位作者分别来自崇实大学、LG Innotek 未来技术实验室以及高丽大学，其中金泰贤、林多恩、金亨俊等学生作者主要负责薄膜沉积、电学测试与数据整理，南铉敏、朴熙润来自LG Innotek 承担产业工艺落地与器件架构验证工作。两位通讯作者分别为高丽大学化学生物工程系的尹章正教授、崇实大学材料工程系的李雄圭教授，二人统筹课题设计、论文撰写与项目经费管理，长期深耕ALD高k介质、DRAM 及片上集成电容方向，具备深厚的半导体薄膜工艺积累。三方合作模式实现了高校基础材料研发与企业量产工艺需求的深度对接，LG Innotek 作为全球领先的电子元器件厂商，为整套薄膜沉积、图形化蚀刻流程提供6英寸、4英寸量产级ALD设备与晶圆加工平台，高校实验室则聚焦薄膜界面微观机理、掺杂改性与介电性能优化，形成从材料机理到器件成型的完整研究链条。
论文核心围绕全ALD制备Ru/Al-TiO₂/Ru金属-介质-金属叠层硅基电容展开系统性研究，首先验证钌与二氧化钛薄膜的ALD自饱和生长特性，钌单循环生长速率0.1nm、二氧化钛 0.03nm，4英寸晶圆薄膜均匀度分别达95%、98%，适配复杂三维硅基结构共形沉积；研究证实延长臭氧脉冲可促进金红石相TiO₂生成，将介电常数由65.9提升至76.7，而铝掺杂改性能在小幅牺牲电容密度的前提下，将漏电流降低一个数量级，解决纯TiO₂带隙窄、漏电偏高的固有缺陷。团队对比8nm超薄ALD钌底电极与50nm溅射钌电极，二者电容、漏电特性几乎无差异，证明ALD超薄钌可替代厚溅射金属层简化工艺；同时对比金顶电极与钌顶电极器件，Au与介质界面易生成半导体氧化金层大幅抬升漏电流，全钌电极架构可将1.5V 下漏电流降低百万倍，TEM与能带分析佐证钌氧化物界面能抬高隧穿势垒抑制载流子跃迁。最终优化22nm铝掺杂金红石TiO₂介质的全ALD 叠层器件，同步实现29nF/mm² 高面电容密度、1nA/cm² 超低漏电流、4.8 V 高击穿电压，综合性能远超传统 SiO₂、SiNₓ基硅电容，适配功率电子、先进存储芯片等多场景。
不同结构组成的电容密度和漏电流
电容器结构TEM图
从产业商业化视角评述，该技术精准契合当下AI芯片、先进封装对片上集成硅电容的刚需，当前高端GPU、光模块因传统 MLCC 寄生电感过高，亟需晶圆级嵌入式电容缩短供电路径，本研究采用全ALD工艺完全兼容标准CMOS 产线，无需新增特殊设备，超薄钌电极方案减少金属靶材消耗、降低薄膜沉积成本，臭氧图形化蚀刻工艺以金作硬掩模实现精准电极图案化，工艺流程简洁可控。金红石TiO₂高介电特性可在更薄介质层下维持高容值，铝掺杂漏电抑制方案解决高压可靠性痛点，4.8 V击穿电压覆盖多数算力芯片、车载电子工作区间；LG Innotek 作为产业合作方，本身具备电容元器件规模化制造能力，可快速将实验室叠层架构转化为晶圆量产方案。目前行业内硅电容正处于从小批量验证向大规模商用过渡阶段，这套 Ru/Al-TiO₂/Ru 叠层技术兼顾高容、低漏、高耐压三大核心指标，材料前驱体、沉积工艺均有成熟供应链支撑，三维结构共形生长能力适配深沟槽硅电容架构，未来有望成为AI算力硬件、车载功率器件、新一代存储芯片嵌入式去耦电容的主流技术路线，仅需进一步优化薄膜良率与长期温循可靠性，即可完成产线导入，具备明确且广阔的商业化落地空间。